U804 DC – Halbleiterschaltkreis D/A Wandler TGL 43811

Halbleiterschaltkreis U804 DC AnschlussbelegungDer Halbleiterschaltkreis U804 DC ist ein monolithisch integrierter unipolarer Schaltkreis, der in n-Kanal-Silicon-Gate-Technologie gefertigt wurde. Die Schaltung in diesem DDR Schaltkreis enthält einen mikrocomputer-steuerbaren 6fach Analogwertspeicher mit D/A Wandler von je 6bit Auflösung und pulsbreitenmodulierter Analogwertausgabe. Eine Chip-Select-Logik ermöglicht den parallelen Betrieb von bis zu vier Schaltkreisen. Der Einsatz des U804 DC Halbleiterschaltkreises erfolgte in Erzeugnissen der VEB Fernseh- und Rundfunkindustrie.

Anschlussbelegung des U804 DC D/A Wandlers

Die Anschlüsse, welche in der obigen Abbildung erkenntlich sind, sind wie folgt belegt:

  1. USS – Bezugspotential
  2. OSC – Oszillator-Ausgang
  3. CLK – Oszillator/Schmitt-Trigger-Eingang
  4. CLB – CBUS-Takteingang (asynchron)
  5. DATA – CBUS-Dateneingang
  6. DLEN – CBUS-Datenfreigabe-Eingang
  7. SAA – System-Adress Eingang A
  8. SAB – System-Adress Eingang B
  9. UDD – Betriebsspannung
  10. CLO – Gepufferter Oszillatorgegentaktausgang
  11. ANAL 6 – 16. ANAL 1 – Opendrain-Analogwertausgänge

Funktionsbeschreibung Halbleiterschaltkreis U804 DC

Der integrierte DDR Schaltkreis U804 enthält Analogwertspeicher und D/A Wandler für sechs Analogfunktionen mit je 6bit Auflösung. Über den seriellen Datenkanal (CBUS) können vier parallel betriebene Schaltkreise adressiert und gesteuert werden. Die Chipadresse des U 804 DC kann über zwei Eingänge extern programmiert werden. Der interne Taktoszillator kann die Schaltung mit einer Frequenz von 30 kHz bis 1 MHz versorgen. Die Analogwerte werden als Impulsmuster mit einer Wiederholfrequenz von fCLK/63 ausgegeben, wobei das Verhältnis der HIGH-Zeit zur Zykluszeit dem Analogwert entspricht. Durch externe Integration wird eine dem Analogwert proportionale Gleichspannung gewonnen.

Dateneingabeteil des U804 DC

Die Dateneingabe (CBUS) erfolgt erfolgt seriell über die Eingänge DATA, DLEN und CLB. Mit Hilfe der Taktimpulse an CLB (Clock-Bus) werden während DLEN = HIGH die im Eingang DATA anliegenden Daten eingelesen. Empfangene Daten werden unter den folgend genannten Bedingungen in den Datenzwischenspeicher des DDR Halbleiterschaltkreises übernommen und weiter verarbeitet:

  • es müssen 12 Taktimpulse am CLB-Eingang empfangen werden, während die Datenübertragung DLEN = HIGH ist
  • das Startbit LOW muss gleich 0 sein
  • die übertragenen Systembits A und B müssen mit der extern programmierten Schaltungsadresse (A=SAA, B=SAB) übereinstimmen

Die folgenden Bits ergeben das Datenwort des U804 DC:

  • Bit 1: Startbit = 0
  • Bit 2,3: Systemadressbits A und B
  • Bit 4,5,6: Analogwertspeicheradresse
  • Bit 7,8,9,10,11,12: Analogwertdatenbits

Ein Ladeimpuls an CLB bei DLEN = LOW bewirkt die Übernahme gültiger Daten in den Datenzwischenspeicher und die Weitergabe an adressierte Analogwertspeicher. Die Datenübernahme erfolgt jeweils an der HIGH-LOW Flanke des BUS-CLOCK-Signals CLB.

Adressierung der Schaltung

Der DDR Halbleiterschaltkreis U804 DC besitzt zwei Adresseingänge SAA und SAB, deren logische Pegel (LOW = 0, HIGH = 1) mit den per CBUS empfangenen Systemadressbits A und B verglichen werden.Bei Antivalenz eines Bits werden die Restdaten ignoriert.

Adressieren der Analogwertspeicher

Die Adressierung der 6 Analogwertspeicher des U804 DC erfolgt durch die Bits RA, RB und RC im CBUS-Datenwort. Die Adresse wird im Adresszwischenspeicher abgelegt. Die Adressvektoren (RA,RB,RC) = (0,0,0) und (1,1,1) sind ungültig und führen zum Ignorieren der nachfolgenden Information.

Adresszuweisung:

Adressbit Analogwertspeicher Anschlussnummer
RA RB RC ANAL n DIP-16
0 0 0 ungültig
1 0 0 ANAL 1 16
0 1 0 ANAL 2 15
1 1 0 ANAL 3 14
0 0 1 ANAL 4 13
1 0 1 ANAL 5 12
0 1 1 ANAL 6 11
1 1 1 ungültig

Analogwertsteuerung und viele Funktionsbilder und Schaubilder des DDR Halbleiterschaltkreises U 804 sind in der TGL 43811 enthalten. Diese kann gegen eine Aufwandsentschädigung für Scannen und verschicken bereit gestellt werden.